IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

OF	In re U.S. Patent Application of		
PEVO	MITSUISHI		
FEB 2 3 2004			
Application Number: 10/705,902			
TRADEMAR	Filed: November 13, 2003		
	For: DATA TRANSFER DEVICE, SEMICONDUCTOR INTEGRATED CIRCUIT, AND MICROCOMPUTER		
	ATTORNEY DOCKET NO. HITA 0453		

Honorable Assistant Commissioner for Patents
Washington, D.C. 20231

REQUEST FOR PRIORITY UNDER 35 U.S.C. § 119 AND THE INTERNATIONAL CONVENTION

Sir:

In the matter of the above-captioned application for a United States patent, notice is hereby given that the Applicant claims the priority date of January 20, 2003, the filing date of the corresponding Japanese patent application 2003-010739.

A certified copy of Japanese patent application 2003-010739 is being submitted herewith. Acknowledgment of receipt of the certified copy is respectfully requested in due course.

Respectfully submitted,

Stanley P. Fisher

Registration Number 24,344

Juan Carlos A. Marquez Registration Number 34,072

REED SMITH LLP

3110 Fairview Park Drive Suite 1400 Falls Church, Virginia 22042 (703) 641-4200 February 23, 2004

***	MADENTH	E UNITED STATES PA	<u>ΓΕΝΤ AND TRADEMARK OFFICE</u>
In re l	U.S. Paten	t Application of)
MITS	ÙISHI)
Applic	cation Nur	nber: 10/705,902)
Filed:	Novemb	er 13, 2003	ý
For:		ANSFER DEVICE, SEMICON FED CIRCUIT, AND MICRO	
ATTO	RNEY DOC	кет No. HITA.0453)
for Pa	itents	istant Commissioner .C. 20231	
Sir:		<u>L</u>	ETTER
on.	The below-	identified communications are s	ubmitted in the above-captioned application or proceeding:
	(X) (X) ()	Priority Documents ONE Request for Priority Response to Missing Parts w/ signed Declaration	() Assignment Document
	nication, incl		ed to charge payment of any fees associated with this 16 and 1.17 or credit any overpayment to Deposit Account s attached.
	-		Respectfully submitted,
			Stanley P. Fisher Registration Number 24,344

Juan Carlos A. Marquez Registration Number 34,072

REED SMITH LLP

3110 Fairview Park Drive Suite 1400 Falls Church, Virginia 22042 (703) 641-4200 February 23, 2004

日本 国 特 許 庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2003年 1月20日

出 願 番 号 Application Number:

特願2003-010739

[ST. 10/C]:

[JP2003-010739]

出 願 人
Applicant(s):

株式会社ルネサステクノロジ

2003年10月22日

特許庁長官 Commissioner, Japan Patent Office 今井康



ページ: 1/E

【書類名】

特許願

【整理番号】

H02010351

【提出日】

平成15年 1月20日

【あて先】

特許庁長官殿

【国際特許分類】

G06F 13/28

【発明者】

【住所又は居所】

東京都小平市上水本町五丁目20番1号 株式会社日立

製作所 半導体グループ内

【氏名】

三ツ石 直幹

【特許出願人】

【識別番号】

000005108

【氏名又は名称】 株式会社日立製作所

【代理人】

【識別番号】

100089071

【弁理士】

【氏名又は名称】

玉村 静世

【電話番号】

03-5217-3960

【手数料の表示】

【予納台帳番号】 011040

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要



【発明の名称】 データ転送装置、半導体集積回路及びマイクロコンピュータ 【特許請求の範囲】

【請求項1】 第1のバスと第2のバスに接続され、それらバスの間のデータ転送を行うデータ転送装置であって、

前記第1のバスと第2のバスの夫々に対し独立したバス権要求とアドレス出力が可能であり、1つのデータ転送起動要求に応答して、リードを行う一方のバスにバス権を要求し、ライトを行う他方のバスにバス権を要求することを特徴とするデータ転送装置。

【請求項2】 前記一方のバスのバス権要求と他方のバスのバス権要求を別のタイミングで行うことを特徴とする請求項1記載のデータ転送装置。

【請求項3】 バス権を獲得した一方のバスのリード動作の所定タイミングで、他方のバスのバス権要求を行うことを特徴とする請求項2記載のデータ転送装置。

【請求項4】 複数のデータ転送チャネルと、データ転送チャネルの動作を 指示する制御レジスタを有し、

前記制御レジスタは、転送要求を受付けるデータ転送チャネルと転送要求発生元との対応を定義する転送要求発生元指定領域、データ転送チャネルと転送元バスとの対応を定義するソースバス指定領域、及びデータ転送チャネルと転送先バスとの対応を定義するディスティネーションバス指定領域を有することを特徴とする請求項3記載のデータ転送装置。

【請求項5】 第1のバスと、第2のバスと、前記第1のバスと第2のバスの間のデータ転送を行うデータ転送装置と、前記第1のバスに接続された中央処理装置と、前記中央処理装置の制御プログラムを保有し前記第1のバスに接続されたプログラム格納用メモリとを有し、

前記データ転送装置は、前記第1のバスと第2のバスの夫々に対し独立したバス権要求とアドレス出力が可能であり、1つのデータ転送起動要求に応答して、リードを行う一方のバスにバス権を要求し、それとは異なったタイミングでライトを行う他方のバスにバス権を要求し、

2/

前記中央処理装置は、前記データ転送装置による第2のバスを利用したバスアクセスに並行して、前記第1のバスを利用したバスアクセスが可能であることを特徴とする半導体集積回路。

【請求項6】 第1のバスと、第2のバスと、前記第1のバスと第2のバスの間のデータ転送を行うデータ転送装置と、前記第1のバスに接続された中央処理装置と、前記第1のバスと第2のバスのバス制御手段とを有し、

前記データ転送装置は、前記第1のバスと第2のバスの夫々に対し独立したバス権要求とアドレス出力が可能であり、1つのデータ転送起動要求に応答して、リードを行う一方のバスにバス権を要求し、それとは異なったタイミングでライトを行う他方のバスにバス権を要求し、

前記バス制御手段は、前記第1のバスと第2のバスの夫々に対し独立にバス権 要求の調停とバス制御が可能であることを特徴とする半導体集積回路。

【請求項7】 第1のバスと、第2のバスと、第3のバスと、前記第1のバスに接続された中央処理装置と、前記中央処理装置の制御プログラムを保有し前記第1のバスに接続されたプログラム格納用メモリと、前記第2のバスと第3のバスの間のデータ転送が可能なデータ転送装置とを有し、

前記データ転送装置は、前記第2のバスと第3のバスの夫々に対し独立したバス権要求とアドレス出力が可能であり、1つのデータ転送起動要求に応答して、リードを行う一方のバスにバス権を要求し、それとは異なったタイミングでライトを行う他方のバスにバス権を要求し、

前記中央処理装置は、前記データ転送装置による第2のバス又は第3のバスを 利用したバスアクセスに並行して、前記第1のバスを利用したバスアクセスが可 能であることを特徴とする半導体集積回路。

【請求項8】 前記第1乃至第3のバスのバス制御手段を有し、

前記バス制御手段は、前記第1乃至第3のバスの夫々に対し独立にバス権要求 の調停とバス制御が可能であることを特徴とする請求項7記載の半導体集積回路

【請求項9】 前記中央処理装置は、前記第1のバスから前記バス制御手段を介して第2のバス又は第3のバスをアクセス可能であることを特徴とする請求

項8記載の半導体集積回路。

【請求項10】 第1のバスと、第2のバスと、第3のバスと、前記第1のバスに接続された中央処理装置と、前記中央処理装置の制御プログラムを保有し前記第1のバスに接続されたプログラム格納用メモリと、前記第1乃至第3のバスの内の何れか2つのバスの間のデータ転送を行うデータ転送装置とを有し、

前記データ転送装置は、前記第1乃至第3のバスの夫々に対し独立したバス権 要求とアドレス出力が可能であり、1つのデータ転送起動要求に応答して、リー ドを行うバスにバス権を要求し、それとは異なったタイミングでライトを行うバ スにバス権を要求することを特徴とするマイクロコンピュータ。

【請求項11】 前記中央処理装置は、前記データ転送装置による第2のバス又は第3のバスを利用したバスアクセスに並行して、前記第1のバスを利用したバスアクセスが可能であることを特徴とする請求項10記載のマイクロコンピュータ。

【請求項12】 前記第1乃至第3のバスのバス制御手段を有し、

前記バス制御手段は、前記第1乃至第3のバスの夫々に対し独立にバス権要求 の調停とバス制御が可能であることを特徴とする請求項11記載のマイクロコン ピュータ。

【請求項13】 前記中央処理装置は、前記第1のバスから前記バス制御手段を介して第2のバス又は第3のバスをアクセス可能であることを特徴とする請求項12記載のマイクロコンピュータ。

【請求項14】 前記データ転送装置は、複数のデータ転送チャネルと、データ転送チャネルの動作を指示する制御レジスタを有し、

前記制御レジスタは、転送要求を受付けるデータ転送チャネルと転送要求発生 元との対応を定義する転送要求発生元指定領域、データ転送チャネルと転送元バ スとの対応を定義するソースバス指定領域、及びデータ転送チャネルと転送先バ スとの対応を定義するディスティネーションバス指定領域を有することを特徴と する請求項10記載のマイクロコンピュータ。

【請求項15】 前記制御レジスタは中央処理装置によってアクセス可能であることを特徴とする請求項14記載のマイクロコンピュータ。

【発明の詳細な説明】

 $[0\ 0\ 0\ 1]$

【発明の属する技術分野】

本発明は、データ転送装置に係り、詳しくはこれを内蔵する半導体集積回路及びマイクロコンピュータに関し、例えば高速の外部入出力インタフェース回路を備えたシングルチップマイクロコンピュータに利用して有効な技術に関するものである。

[0002]

【従来の技術】

シングルチップマイクロコンピュータは、中央処理装置(CPU)を中心にしてプログラム保持用のROM(リードオンリメモリ)、データ保持用のRAM(ランダムアクセスメモリ)、およびデータの入出力を行うための入出力回路などの機能ブロックが1つの半導体基板上に形成されて成る。

[0003]

かかるシングルチップマイクロコンピュータに、ダイレクトメモリアクセスコントローラ(DMAC)を内蔵し、CPUとは独立にデータ転送を可能にしたものがある(特許文献1参照)。そのDMACは、割込要求によって起動でき、リピートモード、ブロック転送モードなどを行うことができる。プリンタなどのシステムにおいて、ステッピングモータの制御(複数)やプリンタの印字データ制御、さらには、受信データのメモリへの蓄積に好適である。かかる例では、最大8チャネルの転送を行うことができる。DMACの転送はCPUと独立しているが、CPUとバスを共有しているために、DMACによるデータ転送に必要なバスサイクルではCPUの動作を停止してしまう。すなわち、1つの起動要求に対して、DMACはバス権を獲得し、リードとライトの2つのバスサイクルの間バスを占有する。例えば、RAMから入出力回路にバイトデータの転送で転送元・転送先アドレスをインクリメントする場合、RAMのアクセスを2ステート、入出力回路のアクセスを3ステートとして、前記の例では、デッドサイクル1ステートを含めて、データ転送6ステート分でバスを占有する。なお、シングルチップマイクロコンピュータまたは半導体集積回路装置の基準クロックの1周期を1

ステートと言う。

[0004]

一方、マイクロコンピュータの外部バスに、DMAコントローラを接続すれば、CPUのROMリードなどの内部バスの動作と、外部のDMAコントローラによる、受信データのメモリへの転送などの外部バス上の転送を並行して行うことができる。しかしながら、外部バス権解放は、そのバス権の授受の際に、アクノレッジ信号やリクエスト信号などの認識の遅延が発生するし、マイクロコンピュータと外部のDMAコントローラのバスが衝突したりしないようにするために、双方がバスを使用しない時間が発生したりして、実際の動作に関係のないオーバヘッドを発生しやすい。1回のデータ転送の前後に、オーバヘッドが発生してしまうのでは、実際のデータ転送にかかる時間に比較して無視できない。また、外部のDMAコントローラは、汎用的なものを使用すれば、使用しない機能が生じてしまい、費用対効果の面で得策とは言えない。また、各システムに適したDMAコントローラを開発することは可能だが、マイクロコンピュータと別のLSIでは製造費用などの面で不利になりやすい。

[0005]

本発明者による先の出願(特許文献2参照)では、マイクロコンピュータの外部バス上の転送を行う外部バスDMACをオンチップし、外部バスとマイクロコンピュータの内部バスとを並列に動作可能とし、外部バスDMACによる外部バス上のデータ転送と、CPUによる内部バスを用いた命令実行などの内部バスマスタの内部バス上の動作(DMACによる内部バス上のデータ転送など)とを並列に動作可能とする。これにより、外部バスDMACによる外部バス上のデータ転送と、CPUによる内部バスを用いた命令実行とを並列に動作可能になり、マイクロコンピュータの処理性能を向上できる。CPUの処理性能を低下させることなく、外部バス上のデータ転送を行うことができる。

[0006]

上記特許文献1,2に代表されるDMACは結局、バスマスタとして、単一のバス(内部バスまたは外部バスの一方)に接続され、そのバスを利用して、リード・ライトといったデータ転送を実行するものである。したがって、そのような

DMACはソースアドレスとディスティネーションアドレスに対するアクセス動作中ずっとその単一バスのバス権を占有することになる。

$[0\ 0\ 0\ 7\]$

これに対し特許文献3には、異なる2つのデータ処理装置に対応してそれぞれ設けられるインタフェースを通して読出し/書込みが可能にされたバッファメモリを設け、上記2つのインタフェースに対応したそれぞれのデータ処理装置と上記バッファメモリとの間で相互にデータの授受を行うデータ転送機能を持つようにする例が記載されている。この場合は、第1のインタフェースを通した、周辺処理装置から上記バッファメモリへのデータ転送と、第2のインタフェースを通した、上記バッファメモリからメインメモリへのデータ転送を、別々に行うようになっており、データ転送要求も独立になっている。

[0008]

【特許文献1】

特願平4-137954号公報

【特許文献2】

特開2000-235560号公報

【特許文献3】

特開平5-2557号公報

 $[0\ 0\ 0\ 9\]$

【発明が解決しようとする課題】

本発明者はデータ転送制御の観点よりマイクロコンピュータ等による処理のトータル性能を向上することについて検討した。即ち、応用システムの小型化の要求や、半導体集積回路の微細加工の進展に伴い、各種のインタフェース回路が、マイクロコンピュータに集積されるようになってきている。例えば、USB(ユニバーサルシリアルバス)インタフェース、MMC(マルチメディアカード)インタフェースなどがある。前記インタフェースから入力されたデータは、通常、一旦バッファRAMに蓄えるため、DMACを用いて、前記インタフェースからバッファRAMへ転送する。音声さらには画像データなどを扱う応用機器が増えるにつれて、転送するデータも大容量かつ高速になる。例えば、USBの場合4

80Mbpsである。このデータ転送の期間、CPUがバスを使用できず、プログラムの実行が妨げられてしまうと、システム全体の制御ができず、不都合が発生してしまう。要するに、USBインタフェースなどにより大量のデータを受信しているときCPUの処理を間に入れられる余地すらない程に高速にデータ受信が行なわれるということである。逆にインタフェース速度が低速であれば随時CPUの処理を割込ませる時間的余裕はできる。また、バッファRAMに蓄えたデータも、CPUによって加工が必要になる場合がある。バッファRAMがシンクロナスDRAMのような、連続アクセスが好適なメモリにあっては、CPUが逐次リード/ライトするよりも、まとまったデータを内蔵RAMに転送し、加工し、バッファRAMに書戻す処理をした方が高速になることが考えられる。この場合には、バッファRAMと内蔵RAMの間の転送を、DMACによって高速に実行できることが必要である。加工済みのデータの転送や、新しいデータの入力などと重なり合っても、CPUによる処理時間が遅くならないようにすることが必要である。

[0010]

しかしながら、上記特許文献 1, 2に代表される DMA Cのように、バスマスタとして、単一のバス(内部バスまたは外部バスの一方)に接続され、そのバスを利用して、リード・ライトといったデータ転送を実行していたのでは、前記単一バスを共有する CPUの処理が遅れてしまう。また、特許文献 3 の技術を採用しても、一方のインタフェースを介するバッファメモリへの転送と、バッファメモリから他方のインタフェースを介する転送が夫々独立のデータ転送要求によって別々に行なわれるから、データ転送要求と承認のハンドシェークシーケンスに要する時間が増えて、データ転送処理と CPUによるデータ処理の効率化が難しいと考えられる。

[0011]

本発明の目的は、データ転送処理とこれに並行する中央処理によるデータ処理 とを効率化することにある。

$[0\ 0\ 1\ 2]$

本発明の別の目的は、中央処理装置のプログラムリードなどを主とした処理と

8/

、各種のインタフェース回路とバッファメモリとの間のデータ転送処理とを並列 化する事ができると共に、並列化される双方の処理効率を向上させることができ るデータ転送装置、更には半導体集積回路及びマイクロコンピュータを提供する ことにある。

[0013]

本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。

$[0\ 0\ 1\ 4]$

【課題を解決するための手段】

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下 記の通りである。

[0015]

[1] 本発明によるデータ転送装置(5)は、第1のバス(IBUS)と第2のバス(PBUS)に接続され、それらバスの間のデータ転送を行い、前記第1のバスと第2のバスの夫々に対し独立したバス権要求とアドレス出力が可能であり、1つのデータ転送起動要求に応答して、リードを行う一方のバスにバス権を要求し、ライトを行う他方のバスにバス権を要求する。

[0016]

前記第1のバスと第2のバスの夫々に対し独立したバス権要求とアドレス出力が可能であるから、双方のバスのバス権を共に占有する状態を解消可能であり、一方のバスのバス権を獲得してリード又はライトを行っているとき他方のバスのバス権を解放することが可能になる。第1のバス又は第2のバスの何れかに中央処理装置が接続される場合、データ転送装置によりバス権が解放されているとき中央処理装置はデータ処理を行うことができる。

$[0\ 0\ 1\ 7]$

また、1つのデータ転送起動要求に応答して、一方のバスに対するバス権の要求と他方のバスに対するバス権の要求を行い、バス毎に夫々別々のデータ転送要求によってバス権の要求を行うシーケンスを採用していないから、データ転送要求と承認のハンドシェークシーケンスが簡素化され、データ転送処理と中央処理

装置によるデータ処理の効率化に寄与することができる。

[0018]

本発明の望ましい形態として、前記一方のバスのバス権要求と他方のバスのバス権要求を別のタイミングで行うのがよい。例えば、バス権を獲得した一方のバスのリード動作の所定タイミングで、他方のバスのバス権要求を行う。

[0019]

本発明の望ましい形態として、データ転送装置は複数のデータ転送チャネルと、データ転送チャネルの動作を指示する制御レジスタを有する。前記制御レジスタは、転送要求を受付けるデータ転送チャネルと転送要求発生元との対応を定義する転送要求発生元指定領域、データ転送チャネルと転送元バスとの対応を定義するソースバス指定領域、及びデータ転送チャネルと転送先バスとの対応を定義するディスティネーションバス指定領域を有する。

[0020]

[2] 本発明の第1の観点による半導体集積回路(1)は、第1のバス(IBUS)と、第2のバス(PBUS)と、前記第1のバスと第2のバスの間のデータ転送を行うデータ転送装置(5)と、前記第1のバスに接続された中央処理装置(3)と、前記中央処理装置の制御プログラムを保有し前記第1のバスに接続されたプログラム格納用メモリ(7)とを有する。前記データ転送装置は、前記第1のバスと第2のバスの夫々に対し独立したバス権要求とアドレス出力が可能であり、1つのデータ転送起動要求に応答して、リードを行う一方のバスにバス権を要求し、それとは異なったタイミングでライトを行う他方のバスにバス権を要求する。前記中央処理装置は、前記データ転送装置による第2のバスを利用したバスアクセスに並行して、前記第1のバスを利用したバスアクセスが可能である。これにより、上記同様にデータ転送処理と中央処理装置によるデータ処理とを並行することができると共に双方の処理の効率化に寄与することができる。

[0021]

本発明の第2の観点による半導体集積回路は、第1のバスと、第2のバスと、 前記第1のバスと第2のバスの間のデータ転送を行うデータ転送装置と、前記第 1のバスに接続された中央処理装置と、前記第1のバスと第2のバスのバス制御 手段(11)とを有する。前記データ転送装置は、前記第1のバスと第2のバスの夫々に対し独立したバス権要求とアドレス出力が可能であり、1つのデータ転送起動要求に応答して、リードを行う一方のバスにバス権を要求し、それとは異なったタイミングでライトを行う他方のバスにバス権を要求する。前記バス制御手段は、前記第1のバスと第2のバスの夫々に対し独立にバス権要求の調停とバス制御が可能である。これにより、上記同様にデータ転送処理と中央処理装置によるデータ処理とを並行することができると共に双方の処理の効率化に寄与することができる。

[0022]

本発明の第3の観点による半導体集積回路は、第1のバス(IBUS)と、第2のバス(PBUS)と、第3のバス(EXBUS, EXIFBUS)と、前記第1のバスに接続された中央処理装置(3)と、前記中央処理装置の制御プログラムを保有し前記第1のバスに接続されたプログラム格納用メモリと、前記第2のバスと第3のバスの間のデータ転送が可能なデータ転送装置(5)とを有する。前記データ転送装置は、前記第2のバスと第3のバスの夫々に対し独立したバス権要求とアドレス出力が可能であり、1つのデータ転送起動要求に応答して、リードを行う一方のバスにバス権を要求し、それとは異なったタイミングでライトを行う他方のバスにバス権を要求する。前記中央処理装置は、前記データ転送装置による第2のバス又は第3のバスを利用したバスアクセスに並行して、前記第1のバスを利用したバスアクセスが可能である。上記同様にデータ転送処理と中央処理装置によるデータ処理とを並行することができると共に、転送要求と承認のハンドシェークシーケンスの点においてデータ転送処理の効率化に寄与することができる。

[0023]

本発明の望ましい形態として、前記第1乃至第3のバスのバス制御手段(11)を有し、前記バス制御手段は、前記第1乃至第3のバスの夫々に対し独立にバス権要求の調停とバス制御が可能である。また、前記中央処理装置は、前記第1のバスから前記バス制御手段を介して第2のバス又は第3のバスをアクセス可能である。

[0024]

[3] 本発明によるマイクロコンピュータは、第1のバス(IBUS)と、第2のバス(PBUS)と、第3のバス(EXIFBUS, EXBUS)と、前記第1のバスに接続された中央処理装置(3)と、前記中央処理装置の制御プログラムを保有し前記第1のバスに接続されたプログラム格納用メモリ(7)と、前記第1乃至第3のバスの内の何れか2つのバスの間のデータ転送を行うデータ転送装置(5)とを有する。前記データ転送装置は、前記第1乃至第3のバスの夫々に対し独立したバス権要求とアドレス出力が可能であり、1つのデータ転送起動要求に応答して、リードを行うバスにバス権を要求し、それとは異なったタイミングでライトを行うバスにバス権を要求する。上記同様にデータ転送処理と中央処理装置によるデータ処理とを並行することができると共に双方の処理の効率化に寄与することができる。

[0025]

本発明の望ましい形態として、前記中央処理装置は、前記データ転送装置による第2のバス又は第3のバスを利用したバスアクセスに並行して、前記第1のバスを利用したバスアクセスを行う。中央処理装置のプログラムメモリが第1のバスに接続されているからである。また、前記第1乃至第3のバスのバス制御手段を有し、前記バス制御手段は、前記第1乃至第3のバスの夫々に対し独立にバス権要求の調停とバス制御が可能である。前記中央処理装置は、前記第1のバスから前記バス制御手段を介して第2のバス又は第3のバスをアクセス可能である。

[0026]

例えば前記バス制御手段は、第1乃至第3のバス制御論理回路を有する。第1のバス制御論理回路は、中央処理装置及びデータ転送装置などのバスマスタから第1のバスに対するバスリクエストを調停し、所定の優先順位に従って、バス権を与える。バスマスタが出力するアドレスを判定し、当該アドレスが、第1のバス、第2のバス、第3のバスのいずれに相当するかを判断し、第1のバスに相当すれば、第1のバスのバスサイクルを制御する。第2のバスに相当すれば、第2バス制御論理回路に制御を渡し、そのバスサイクルの完了を待つ。同様に、第3のバスに相当すれば、第3のバス制御論理回路に制御を渡し、そのバスサイクル

の完了を待つ。

[0027]

第2のバス制御論理回路は、アドレスに対して固有のバス幅、アクセスステート数などのバス仕様に従って、中央処理装置等の第1のバスのバスマスタによる第2のバスに対するアクセスとデータ転送装置による第2のバスに対するアクセスを一括して制御する。このとき、データ転送装置は第2のバスを利用するためのアドレスやバスコマンドなどを専用の信号として出力する。また、第2のバス制御装置は、中央処理装置そのほかの第1バスのバスマスタによる第2のバスに対するアクセスとデータ転送装置による第2バスに対するバス権要求とを調停する。

[0028]

第3のバス制御論理回路は、アドレス空間を分割して、メモリの種類やバス幅、アクセスステート数等バス仕様が設定可能にされ、中央処理装置等第1のバスのバスマスタによる第3のバスに対するアクセスとデータ転送装置による第3のバスに対するアクセスを一括して制御する。このとき、データ転送装置は第3のバスを利用するためのアドレスやバスコマンドなどを専用の信号として出力する。また、第3のバス制御論理回路は、中央処理装置等の第1バスのバスマスタによる第3のバスに対するアクセス要求とデータ転送装置或はその他の外部バスモジュールからのアクセス要求とを調停する。

[0029]

本発明の別の望ましい形態として、前記データ転送装置は、複数のデータ転送 チャネルと、データ転送チャネルの動作を指示する制御レジスタを有する。前記 制御レジスタは、転送要求を受付けるデータ転送チャネルと転送要求発生元との 対応を定義する転送要求発生元指定領域、データ転送チャネルと転送元バスとの 対応を定義するソースバス指定領域、及びデータ転送チャネルと転送先バスとの 対応を定義するディスティネーションバス指定領域を有する。前記制御レジスタ は中央処理装置によってアクセス可能である。

[0030]

【発明の実施の形態】

図1には本発明の一例に係るマイクロコンピュータが示される。同図に示されるマイクロコンピュータ1は、特に制限されないが、CMOS集積回路製造技術により単結晶シリコンのような1個の半導体基板に形成される。

[0031]

マイクロコンピュータ1は、中央処理装置(CPU)3、DMAコントローラ (DMAC)5、リードオンリメモリ(ROM)7、ランダムアクセスメモリ(RAM)9、バスコントローラ(BSC)11、入出力インタフェース13、周 辺機能回路15及び入出力ポート(IOP)17、更に、図示を省略する割込コントローラ、クロック発振器等の機能ブロック乃至はモジュールから構成される。前記周辺機能回路15として、例えばタイマ、パルス出力回路、シリアルコミュニケーションインタフェース(SCI)、及びA/D変換器(A/D)等を有する。

[0032]

動作の主体となるのはCPU3であり、主にROM7から命令を読込んで動作し、作業用のデータ領域としてRAM9をリード/ライトする。CPU3のプログラム用メモリとしては、ROM7のほかキャッシュメモリであってもよい。同様に、CPU3のデータ用メモリとしても、キャッシュメモリを使用することもできる。

[0033]

また、DMAC5はCPU3と第1のバスであるIバス(内部バス)IBUSを共有し、CPU3に代ってデータ転送を行うことができる。周辺機能回路15及び入出力インタフェース回路13は、DMAC5に代表的に示された転送リクエスト信号treqーio, treqーpeによりデータ転送起動を要求する。DMAC5が起動要求を受付けて、データ転送を行うと、代表的に示された転送アクノレッジ信号tackーio, tackーpeを返し、起動要因をクリアする。起動要因の判定やクリアは割込みコントローラが行ってもよい。

[0034]

上記マイクロコンピュータ1は、第1のバスとして内部バス(Iバス)IBU S、第2のバスとして周辺バス(Pバス)PBUS、外部インタフェースバス(EXIFBUS)、そしてチップ外部に至る外部バス(EXバス)EXBUSを有する。各バスによって前記内部回路モジュールが接続される。それぞれのバスはアドレスバス、データバスの他、バスコマンド(またはリード信号、ライト信号、バスサイズ信号)、レディ信号(またはウェイト信号)を含む。半導体集積回路としてのマイクロコンピュータ1は、前記外部バスEXBUSとして、チップ外部のバス信号線が接続される外部端子TMLに至る内部配線Linrを有している。厳密には、半導体集積回路としてのマイクロコンピュータ1が備える第3のバスは外部インタフェースバスEXIFBUS及び外部バスEXBUSの前記内部配線Linrであるが、本明細書では便宜上それらを含めて単に外部バスEXBUSとも称する。

[0035]

内部バスIBUSは、CPU3そのほかの内部バスマスタに直接接続されるバスである。メモリの高速アクセスのため、メモリ7、9も内部バスIBUSに接続される。メモリ7、9のアクセスは1ステートで行われる。

[0036]

周辺バスPBUSには、前記入出力インタフェース回路13、周辺機能回路15及び入出力ポート17に含まれる内部I/Oレジスタが接続される。内部バスIBUSと周辺バスPBUSを分離することによって、CPU3のプログラムリードなどで、主として使用する内部バスIBUSの負荷を軽減し、高速化を図るとともに、未使用時の周辺バスPBUSの状態を保持するなどして、低消費電力化を図るのに好都合である。CPU3が、周辺バスPBUSに接続される内部I/Oレジスタをアクセスする場合は、内部バスIBUSおよびバスコントローラ11を経由して行う。内部I/Oレジスタのアクセスは2ステートで行われる。

[0037]

内部バスIBUSはバスコントローラ11から外部インタフェースバスEXIFBUS及び外部バスバッファ回路(BUF)27を介して外部バスEXBUSにインタフェースされる。外部バスバッファ回路(BUF)27は、特に制限されないが、入出力ポート(IOP)17に含まれる。内部バスIBUSと周辺バスPBUSは、バスコントローラ11によってインタフェースされる。

[0038]

前記バスIBUS, PBUS, EXBUSは、バスコントローラ11によって制御される。バスコントローラ11は、夫々のバスに対応させて内部バスアービタ(IーARB)20、周辺バスアービタ(PーARB)21、外部バスアービタ(EXーARB)22、内部バスコントローラ(IーBSC)23、周辺バスコントローラ(PーBSC)24、外部バスコントローラ(EXーBSC)25、リフレッシュタイマ(REF)26を有する。尚、バスコントローラ11による外部バスEXBUSに対するバス制御は外部インタフェースバスEXIFBUS及び外部バスバッファ回路(BUF)27を介して行なわれる。

[0039]

内部バスIBUSはCPU3、DMAC5、ROM7、RAM9、外部バスバ ッファ回路(BUF)27、バスコントローラ11に接続される。ここではCP U3とDMAC5が、内部バスマスタとして内部バスIBUSを使用することが できる。DMAC5はバス権要求信号dmarea-iによりバス権を要求し、 CPU3はバス権要求信号cpureq-iによりバス権を要求する。内部バス アービタ20は、バス権要求信号dmareqーi、cpureqーiによりバ ス権要求があると、所定の優先順位に従って、必要な調停を行い、CPU3又は DMAC5にバス権を与える。バス権の授与はバス権承認信号 c p u a c k - i 、dmaack-iにて通知される。これによりCPU3とDMAC5は、排他 的に内部バスIBUSを使用する。バス権を獲得した内部バスマスタは、内部バ スIBUSにアドレス信号及びバスコマンドを出力して、バスアクセスを行う。 内部バスコントローラ23は、CPU3から内部バスIBUSに出力されるアド レス信号をデコードし、ROM7などの内部バスIBUS上の回路モジュールに 対するアクセスであれば、内部バスIBUSを使用したバス制御を行う。そのア クセス対象が周辺機能回路15の内部I/Oレジスタ等の周辺バスPBUS上の 回路モジュールへのアクセスであるとき内部バスコントローラ23は、周辺バス コントローラ24を起動し、内部バスIBUS上のバスレディ信号を非活性化し 、CPU3をウェイトさせ、更に周辺バスアービタ21に周辺バスに対するバス 権を要求し、そのバス権要求が承認されるのを待って、周辺バスPBUSに対す

るバス制御を行う。また、前記アクセス対象が外部バスEXBUS上の回路モジュールの場合に内部バスコントローラ23は、外部バスコントローラ25を起動し、内部バスIBUS上のバスレディ信号を非活性化し、CPU3をウェイトさせ、更に外部バスアービタ22に外部バスEXBUSに対するバス権を要求し、そのバス権要求が承認されるのを待って、外部バスEXBUSに対するバス制御を行う。

[0040]

周辺バスPBUSはバスコントローラ11、DMAC5、入出力インタフェー ス回路13、周辺機能回路15及びIOP17に接続される。周辺バスPBUS は、周辺バスコントローラ24によってバス制御される。周辺バスPBUSに接 続された周辺バスマスタは、ここではDMAC5があり、周辺バスPBUSのバ ス権調停は周辺バスアービタ21が行う。DMAC5はバス権要求信号dmar eqpを周辺バスアービタ21に出力し、DMAC5に周辺バスアービタ21 からバス権承認信号dmaack-pが返される。周辺バスアービタ21はDM AC5からのバス権用要求とCPU3のアクセスに起因する内部バスコントロー ラ23からのバス使用要求を所定の優先順位にしたがって調停し、何れかにバス 権を承認する。DMAC5がバス権を獲得したときは、DMAC5が周辺バスP BUSにアドレス信号及びバスコマンドを出力して、バスアクセスを行う。CP U3のアクセスに起因する内部バスコントローラ23からのバス使用要求が承認 されたときは周辺バスコントローラ24は周辺バスIBUSを使用したバス制御 を行う。前述の如くCPU3のバス権は一旦内部バスアービタ20で調停され、 バス権が与えられたCPU3のアクセス対象が周辺バスPBUSであるときは内 部バスコントローラ23を介して周辺バス権を要求することになる。換言すれば 、CPU3は、内部バスIBUSを使用している限り、周辺バス権を要求しない 。したがって、CPU3の内部バスIBUSの使用中に、DMAC5による周辺 バスPBUSのリード/ライトを並行して行うことが保証される。

[0041]

外部バスEXBUSは、特に制限されないが、外部バスバッファ回路(BUF)及び外部インタフェースバスEXIFBUSを介してバスコントローラ11及

-びDMAC5に接続される。図1では外部バスEXBUSにはマイクロコンピュ ータ1とは別チップの代表的に示されたシンクロナスDRAM(SDRAM)2 8が接続される。外部バスEXBUSは、外部バスコントローラ25によってバ ス制御される。外部バスEXBUSにDRAMが接続されている場合にはアドレ スマルチプレクスなどの制御も行う。外部バスEXBUSを使用できる外部バス マスタは、CPU3、DMAC5、リフレッシュタイマ26、図示を省略する外 部バスマスタであり、それぞれからのバス権要求は外部バスアービタ22が調停 する。dmareg-exはDMAC5からのバス権要求信号、dmaackexはDMAC5へのバス権承認信号である。外部バスマスタからのバス権要求 信号BREQはexreg-exによって与えられ、これに応答するバス権承認 信号exack-exはバス権承認信号BACKとして外部バスマスタに与えら れる。DMAC5がバス権を獲得したときは、DMAC5が外部インタフェース バスEXIFBUSから外部バスEXBUSにアドレス信号及びバスコマンドを 出力して、外部バスアクセスを行う。リフレッシュタイマ26がバス権を獲得し たときは、外部バスコントローラ25が外部インタフェースバスEXIFBUS から外部バスEXBUSにアドレス信号及びバスコマンドを出力して、外部バス 上のSDRAM28などに対するリフレッシュのためのバスアクセスを行う。内 部バスマスタのアクセスに起因する内部バスコントローラ23からのバス使用要 求が外部バスアービタ22により承認されたときは、外部バスコントローラ24 は外部インタフェースバスEXIFBUS及び外部バスEXBUSを使用したバ ス制御を行う。前述の如くCPU3のバス権は一旦内部バスアービタ20で調停 され、バス権が与えられたCPU3は、アクセス対象が外部バスであるとき、外 部バス権を要求する。換言すれば、CPU3は、内部バスIBUSを使用してい る限り、外部バス権を要求しない。したがって、CPU3による内部バスIBU Sの使用中に、DMAC5、リフレッシュタイマ26による外部バスEXBUS にアクセス、或は外部バスマスタに対するバス権解放を行うことが保証される。

[0042]

尚、リフレッシュタイマ26は一定時間毎にリフレッシュ要求を発生する。例 えば、リフレッシュタイマ26が外部バス権を獲得すると、SDRAMのリフレ ッシュとして、CASビフォRASリフレッシュを行う。また、外部バスマスタが外部バス権を獲得すると、外部バス(アドレスバス、データバス、制御信号) EXBUSをハイインピーダンス状態にし、外部バスマスタによる外部バスの利用を可能にするとともに、外部バス権アクノレッジ信号BACKを活性状態にし、これを通知する。

[0043]

前述の如く、DMAC5は、内部バスIBUS、周辺バスPBUS、外部バスEXBUSに対して、個別にバス権要求を出力できる。データ転送に使用するバスに応じて、内部バスアービタ20、周辺バスアービタ21、外部バスアービタ22の何れかに、それぞれ、内部バス権要求dmareqーi、周辺バス権要求dmareqーp、外部バス権要求dmareqーexを出力することができる。内部バス権要求を行った場合、内部バス権アクノレッジ信号dmaackーiを入力して、内部バス権の獲得を確認すると、内部バスコマンド、アドレスを発行して、内部バスIBUSのアクセスを行う。同様に、周辺バスアービタ21に、周辺バス権要求を行った場合、周辺バス権アクノレッジ信号dmaackーpを入力して、周辺バス権の獲得を確認すると、周辺バスコマンド、アドレスを発行して、周辺バス権の獲得を確認すると、周辺バスコマンド、アドレスを発行して、周辺バスPBUSのアクセスを行う。外部バスに対しても同様である。

$[0\ 0\ 4\ 4]$

CPU3は、前述の通り、内部バスIBUSに対して、バス権を要求でき、内部バスIBUSを介して、周辺バスPBUS及び外部バスEXBUSを利用することができる。

[0045]

前記ROM7及びRAM9は内部バススレーブとして、また、入出力インタフェース回路13、周辺機能回路15及びIOP17の各機能ブロックは周辺バススレーブとして、CPU3又はDMAC5によってリード/ライトされる。DMAC5は、転送制御データの設定等のために、CPU3によって周辺バススレーブとしてリード/ライト可能にされる。

[0046]

その他にマイクロコンピュータ1が備える機能の概略は以下の通りである。例

えば、図示を省略する割込コントローラは入出力インタフェース回路13、周辺機能回路15及びIOP17の各機能ブロックの出力する割込信号を入力し、C.PU3に割込要求信号を出力する。IOP17は、外部バス信号(アドレスバス出力、データバス入出力、バス制御信号入出力)、周辺機能回路15を構成するタイマやパルス出力回路等の入出力信号と兼用とされている。そのほか、図示はされない、電源端子、回路の接地端子、アナログ電源端子、アナロググランド端子、リセット入力端子、スタンバイ入力端子、、割込入力端子、クロック入力端子、動作モード端子等を有する。

[0047]

図2にはCPU3のアドレス空間が例示される。CPU3のアドレス空間は、特に制限されないが、4Gバイトあり、8つのエリアに分割されている。これらのエリアは、バスコントローラ11の設定によって、独立して、バス幅、アクセスステート数を設定可能にされ、外部バス空間は外部バスコントローラ25によって制御される。一方、マイクロコンピュータ3内部のROM7及びRAM9、内部I/Oレジスタは、前記バスコントローラ11の設定にかかわらず、固有のバス幅、アクセスステート数で動作する。前記の通り、内蔵ROM7、RAM9は、内部バスIBUSで接続され、1ステートでリード/ライトされる。内部I/Oレジスタは、周辺バスPBUSに接続され、2ステートでリード/ライトされる。

[0048]

図3にはDMAC5のブロックダイアグラムが例示される。DMAC5は、特に制限はされないものの、4チャネルのデータ転送チャネルを有する。図3には代表的に一つのデータ転送チャネルCHNが示される。DMAC5は、各データ転送チャネルに共通の、制御回路31、データセレクタ33、データバッファ35、アドレスセレクタ37及び算術演算回路(AU)39を有し、後述のコントロールレジスタDTMR、ディスティネーションアドレスレジスタDAR、ソースアドレスレジスタSAR、転送カウントレジスタTCRのレジスタが4チャネルの夫々のデータ転送チャネルCHNに設けられている。

[0049]

DMAC5は、前記転送リクエスト信号 t r e q -i o 、 t r e q -p e に代表される複数の転送リクエスト信号 t r e q を入力し、これに呼応したデータ転送を実行したとき前記転送アクノレッジ信号 <math>t a c k -i o 、 t a c k -p e に代表される複数の転送アクノレッジ信号 t a c k e 出力する。

[0050]

前記の通り、DMAC5は3つのバスIBUS、PBUS、EXBUSと独立 したデータ入出力を可能とする。一つの転送リクエスト信号による一つのデータ 転送起動要求に応答してデータ転送を行うとき、転送元アドレス、転送先アドレ スの夫々に応じて、当該アドレスに対応するバスに対するバス権の要求を別々の タイミングで行い、アクセス対象バスに対してデータのリードとデータのライト とを行う。DMAC5は、内部バスアービタ20、周辺バスアービタ21、外部 バスアービタ22に対して、前記専用のバス権要求信号dmareqーi, dm area-p,dmarea-exにて各別にバス権を要求し、各別に前記専用 のバス権承認信号dmaackーi, dmaackーp, dmaackーexに てバス権獲得の承認が通知される。バス権承認が通知されると、DMAC5は対 応するバスコントローラから出力されるバスレディー信号のレディー状態に応答 してアクセス対象バスにバスコマンドの発生とアドレスの出力を行い、アクセス 動作を行う。使用するデータ転送チャネルは転送リクエストとの対応で各データ 転送チャネルのコントロールレジスタDTMRに設定される。データ転送に使用 するバスはデータ転送チャネル毎にコントロールレジスタDTMRに設定される 。尚、ソースアドレスレジスタSARとディスティネーションアドレスレジスタ DARに設定されているアドレスをデコードして使用すべきバスを判定するよう にしてもよい。

[0051]

DMAC 5 は、バス権を獲得したソースバスのデータバス i d b (I B U S H)、p d b (P B U S H) 又は e x d b (E X B U S H) からリードしたデータを一旦、データセレクタ a 3 を介してデータバッファ a 5 に格納し、これを再度データセレクタ a 3 を介してバス権を獲得したディスティネーションバスのデータバス a d b (a B U S H)、a d b (a B U S H) 又は a x d b (a S B U S



用) にライトする。リードするバスとライトするバスをそれぞれ独立に選択できる。

[0052]

アドレスセレクタ37は、DMAC5内部バス40からソースアドレスレジスタSAR又はディスティネーションアドレスレジスタDARの内容を入力し、バス権を獲得したバスのアドレスバスiab(IBUS用)、pab(PBUS用)又はexab(EXBUS用)に出力する。

[0053]

前記算術演算回路39は、ソースアドレスレジスタSARとディスティネーションアドレスレジスタDARのインクリメント/デクリメント処理、転送カウントレジスタTCRのデクリメント処理を行う。転送カウントレジスタTCRにはデータの転送回数もしくは転送語数が初期設定される。

[0054]

前記制御回路31は、転送リクエスト信号 treqを検出して動作を開始し、バス権要求、バスコマンドおよびアドレスの出力を制御する共に、バス権アクノレッジ信号 tack、バスレディ信号を入力しつつ、バスの動作を制御する。尚、図示は省略するが、DMAC5の周辺バスインタフェースとして、CPU3によるリード/ライトのために、周辺バスコントローラ24は、モジュールセレクト信号、リード信号、ライト信号、周辺バスPBUSへのアドレスの下位ビット出力、周辺バスへのデータ入出力を行う。これらにしたがって、制御回路31は内部I/Oレジスタの一つである各データ転送チャネルの前記レジスタSAR、DAR、TCR、DTMRに対する初期設定や設定データの読み出しを行うことができる。

[0055]

図4にDMAC5の1データ転送チャネル分のレジスタ構成の詳細が例示される。ソースアドレスレジスタSAR、デスティネーションレジスタDARは、特に制限されないが、それぞれ32ビット構成であり、転送元、転送先のアドレスを格納する。これらは、特に制限はされないものの、マイクロコンピュータのアドレス空間4Gバイト全領域を直接指定できる。

[0056]

転送カウントレジスタTCRは、特に制限されないが、16ビット構成であり、データ転送回数を格納する。1回の起動要求でデータ転送を行う毎に、デクリメントされる。

[0057]

コントロールレジスタDTMRは、DMAC5の転送モードなどを制御する。 DTMRの各ビットの機能は次の通りである。

[0058]

ビット15はDTEビットであり、当該チャネルのDMACの動作を許可する。DTEビットを"1"にセットした状態で、転送リクエスト信号が活性化されると、当該データ転送チャネルの動作が開始される。

[0059]

ビット14はDENDフラグであり、所定回数の転送が終了したとき(TCRが0になったとき)に"1"にセットされる。

[0060]

ビット13はDIEビットであり、割込みを許可する。DIEビット、DEN Dフラグがいずれも"1"にセットされたとき、CPU3に割込みが要求される。 DIEビットが"1"にセットされた状態で、DENDフラグが"1"にセットされると、同時にDTEビットが"0"にクリアされ、当該データ転送チャネルの動作は中断され、CPU3による処理を待つ。

$[0\ 0\ 6\ 1]$

ビット2~0はDTS2~0ビットであり、転送動作開始のトリガとすべき転送要求発生元を指定する。例えば、"000"は入出力インタフェース回路13の入力完了による起動要求、"001"は入出力インタフェース回路13の出力完了による起動要求、"010"はタイマの第1のコンペアマッチによる起動要求、"011"はタイマの第2のコンペアマッチによる起動要求、"100"はSCIの入力完了による起動要求、"101"はSCIの出力完了による起動要求、"110"は外部リクエストによる起動要求、とされる。

[0062]

ビット9、ビット8はSZ1、SZ0ビットであり、1回のデータ転送のサイズ ("01"のときバイト、"10"のときワード (2バイト)、"11"のときロングワード (4バイト)) を選択する。

[0063]

ビット7、ビット6は、SM1、SM0ビットであり、データ転送後にソース アドレスレジスタSARをインクリメントするか、デクリメントするか、固定に するかを指定する。SM1ビットを"0"にクリアすると、ソースアドレスレジ スタSARは固定とされる。SM1ビットを"1"にセットした状態で、SM0 ビットを"0"にクリアすると、インクリメント、SM0ビットを"1"にセッ トすると、デクリメントが行われる。

[0064]

ビット5、ビット4は、DM1、DM0ビットであり、データ転送後にディスティネーションアドレスレジスタDARをインクリメントするか、デクリメントするか、固定にするかを指定する。DM1ビットを"0"にクリアすると、ディスティネーションアドレスレジスタDARは固定とされる。DM1ビットを"1"にセットした状態で、DM0ビットを"0"にクリアすると、インクリメント、DM0ビットを"1"にセットすると、デクリメントが行われる。

$[0\ 0\ 6\ 5]$

ビット3、ビット2は、SA1、SA0ビットであり、ソースアドレスとして使用するバスを選択する。 "00" または "01" のときは内部バス IBUS、 "10" のときは周辺バス PBUS、 "11" のときは外部バス EXBUS に対して、バス権を要求する。

[0066]

ビット1、ビット0は、DA1、DA0ビットであり、デスティネーションアドレスとして使用するバスを選択する。指定の仕方は、SA1、SA0ビットと同様である。前記バス指定ビットSA1、SA0、DA1、DA0を持つことにより、ソース/ディスティネーションアドレスによって使用するバスを判定するよりも、その判定を容易に行うことができる。

[0067]

図5にはDMAC5の状態遷移図が例示される。この状態遷移は、DMAC5の制御回路31内の論理によって実現される。

[0068]

DMAC5は、ステートI(アイドル状態)、ステートSR(ソースリクエスト)、ステートSA(ソースアドレス)、ステートSD(ソースデータ)、ステートDR(ディスティネーションリクエスト)、ステートDA(デスティネーションアドレス)、ステートDD(デスティネーションデータ)の7つの状態を持つ。

[0069]

リセット後には、ステートIに遷移する。ステートIでは、DMAC5起動要求信号をサンプリングする。いずれかのチャネルの転送許可ビットが1にセットされると、当該チャネルの起動要求を検出する。複数のチャネルが起動された場合は、チャネル0から優先して動作を行う。

[0070]

起動要求に所定の入力が発生すると(dreq=1)、ステートSRに遷移する。ステートSRでは、ソースに指定されたバス、すなわち、内部バスIBUS、周辺バスPBUS、外部バスEXBUSのいずれかのバス権を要求する(breg_s=1)。いずれのバスにバス権を要求するかは、前記の通り、コントロールレジスタDTMRのSA1、SA0ビットを使用して判定するればよい。起動要求に応ずるデータ転送チャネルのソースアドレスレジスタSARの内容を用意する。バス権の要求に応答してバス権承認信号が活性状態で(busack_s=1)、当該バスのバスレディを検出すると、ステートSAに遷移する。ステートSAでは、当該チャネルのソースアドレスレジスタSARの内容を所定のアドレスバスに、また当該バスにバスコマンドを出力する。例えば周辺バスをアクセスする場合には周辺バスコントローラ24が周辺バスPBUSを起動する。周辺バスアクセスが終了すると、周辺バスレディ信号が活性状態にされてDMAC5に返される。

[0071]

当該バスのバスレディ信号の活性状態を検出すると (busrdy_s=1)

、DMAC5はステートSDに遷移する。このステートSDではリードしたデータを、データバッファ35に格納する。

[0072]

引続き、ステートDRに遷移する。ステートDRでは、デスティネーションに指定されたバス、すなわち、内部バスIBUS、周辺バスPBUS、外部バスE XBUSの何れかにバス権を要求する。起動要求に応ずるデータ転送チャネルのディスティネーションアドレスレジスタDARの内容を用意する。前記バス権の要求に応答してバス権承認信号が活性状態で(busack_d=1)、当該バスのバスレディを検出すると、ステートDAに遷移する。

[0073]

ステートDAでは、当該チャネルのディスティネーションアドレスレジスタDARの内容を所定のアドレスバスに、また当該バスにバスコマンドを出力する。例えば、内部バスをアクセスする場合には内部バスコントローラ 23 が内部バスを起動する。内部バスアクセスが終了すると、内部バスレディ信号が活性状態にされる(busrdy_d=1)。当該バスのバスレディを検出すると、DMACはステートDDに遷移する。

[0074]

ステートDDでは転送カウントレジスタTCRのデクリメントを行う。ディスティネーションバスに前記データバッファ35のデータを出力する。バスレディ信号が活性状態になると(busrdy_d=1)、ステートIに遷移し、1回分のデータ転送の動作を終了する。

[0075]

図6にはDMAC5の第1の使用例の動作タイミングが示される。これは入出 カインタフェース回路13と内蔵RAM9との間のデータ転送を行う場合の例で ある。

[0076]

内部バスIBUSに関しては、バス権調停、IAB(内部バスIBUSのアドレスバス)出力及びIDB(内部バスIBUSのデータバス)入出力は、パイプライン化しており、バスの状態は、内部バスIBUSのバスレディー信号rea

dy-i、周辺バスPBUSのバスレディー信号ready-pが活性状態のときに遷移する。すなわち、ready-i=1のときに、dmaack-i=1またはcpuack-i=1信号によってバス権を与えられたバスマスタが、次のクロックから I A B を使用して、アドレスを出力する。アドレスはready-i=1となったときに使用され、アドレスを出力していたバスマスタは、次のクロックから I D B を使用してデータを入出力する。

[0077]

周辺バスPBUS及び外部バスEXBUSについては、アドレスとデータはパイプラインかされておらず、アドレスは2ステート期間出力され、データはアドレス出力の第2ステートで入出力される。外部バスEXBUSは適宜ウェイトの挿入が可能であり、また所要のメモリとのインタフェースのために所定のアクセスを行うことができる。

[0078]

図6においてステートT1で、入出力インタフェースするデータ転送起動要求信号 dre qが活性状態になり、DMAC5が起動される。

[0079]

ステートT2で、DMAC5はdmareq-pを活性状態にして(dmareq-p=1)、周辺バスPBUSにバス権を要求する。CPU3による周辺バスP0とこれでは、DMAC5にバス権を与える。

[0080]

[0081]

ステートT5で、DMAC5はdmareq-iを活性状態にして(dmareq-i=1)、内部バス IBUSにバス権を要求する。CPU3より高位の優

先順位が与えられており、内部バスアービタ20は、dmaack-iを活性状態にして(dmaack-i=1)、DMAC5にバス権を与える。

[0082]

ステートT6で、DMAC5はPドレスバス I A BにPドレスを出力し(DM A C : w a)、ステートT 7 で、前記リードしたデータをデータバス I D B に出力する(DMAC : w d)。

[0083]

図6の動作タイミングより明らかなように、CPU3は1ステートのみバス権を、DMAC5に移譲し、動作停止する。内部バスIBUSを使用するのを、データ転送のうち、ライトのみとしているから、CPU3が内部バスIBUSを使用できずに不所望の待機状態になることを最小限にすることができる。図示はしないが、外部バスからデータをリードして内部バスに転送する場合もほぼ同じ動作とされる。

[0084]

図7にはDMAC5の第2の使用例の動作タイミングが示される。これは入出 カインタフェース回路13と外部バスEXBUSに接続されたSDRAM28と の間のデータ転送を行う。

[0085]

ステートT4までは、図6と同様である。ステートT5で、DMAC5はdmareq-exを活性状態にして(dmareq-ex=1)、内部バス I B U S にバス権を要求する。C P U 3 より高位の優先順位が与えられており、内部バスアービタ20は、dmaack-exを活性状態にして(dmaack-ex=1)、DMAC5にバス権を与える。

[0086]

ステートT6からで、DMAC5は外部アドレスバスEXAB(外部バスEXBUSのアドレスバス)にアドレスを出力し、SDRAM28などの場合は、ステートT6でロウアドレスを、ステートT7~T8でカラムアドレスを出力する。T7~T8で、リード済みのデータを、EXDBにデータを出力する。この間、ステートT7で、外部バスEXBUSのバスレディー信号ready-exが

非活性状態になり(ready-ex=0)、DMAC5のステート遷移は待たされる。ライトするSDRAM28の上位アドレス(ロウアドレス)が一致していれば、ロウアドレスを出力するステートを省略して、ステート $T6\sim T7$ でカラムアドレスを出力することができる。

[0087]

図7の動作タイミングより明らかなように、周辺バスPBUSと外部バスEXBUSを使用したDMAC5によるデータ転送中も、CPU3は内部バスIBUSを使用することができ、不所望の待機状態になることを回避することができる

[0088]

図8には前記マイクロコンピュータ1をプリンタ制御に用いたマイクロコンピュータシステムの例が示される。プリンタ制御システムは、ユニバーサルシリアルバスなどの送受信回路(受信回路または送受信回路)を入出力インタフェース回路13に内蔵したマイクロコンピュータ1、バッファRAM(SDRAM)28、キャラクタジェネレートROM(CGROM)41、プログラムROM43、及び印字制御回路45を含み、これらがバス47に接続されて構成される。

[0089]

マイクロコンピュータ1のアドレス空間は所定の大きさに分割され、プログラムROM43はエリア0に、バッファRAM28はエリア1に、CGROM41はエリア2に、印字制御回路45はエリア3に接続する。外部に接続されたプログラムROM43に対して、必要な部分を、内蔵ROM7に格納するか、内蔵RAM7にコピーするか、あるいは、キャッシュメモリを内蔵したりして、内部バスIBUS上メモリに配置するようにする。内蔵ROM7が十分に大きな容量を持つことができれば、プログラムROM43は不要とできる。

[0090]

また、本システムは、さらに、印字ヘッド49、ラインフィードモータ51、 キャリッジリターンモータ53を含み、これらのモータ51,53は、それぞれ 周辺機能回路15に含まれるタイマの出力によって制御される。図示はされない ものの、周辺機能回路15に含まれるSCIはホストなどとの通信に使用され、 A/D変換器は紙枚数などのセンサ情報の入力に使用される。

[0091]

図8のマイクロコンピュータシステムでは、DMAC5はUSBなどの入出力インタフェース回路13と、バッファRAM28との間のデータ転送を、内部バスIBUSを介さずに実行することができる。また、DMAC5は、印字データの出力、ラインフィードモータ51、キャリッジリターンモータ52を駆動するパルス出力を行うことができる。更にDMAC5は、SCIの送信データ、受信データの転送を行うことができる。これらの場合は、前記周機能回路15と内蔵RAM9との間のデータ転送を行う。

[0092]

尚、半導体集積回路の集積度の向上によって、印字制御回路45などを1個の 半導体集積回路化されたマイクロコンピュータに集積することができる。さらに 、バッファRAM28などの汎用的なメモリも1個の半導体集積回路化されたマ イクロコンピュータに集積することができる。プログラムROM43やCGRO M41などの様に、個別のプリンタの機種などに応じて、マイクロコンピュータ システム毎に変更になるものは、個別の半導体集積回路で構成する方が都合がよ い。いずれの部分を1個の半導体集積回路とするにせよ、バスの論理的な構成が 変らなければよい。

[0093]

以上説明した発明の実施形態によれば以下の作用効果を得るものである。

[0094]

(1)マイクロコンピュータ1のバスを分離してぞれぞれのバスの制御を独立にし、一つのデータ転送要求に応答するデータ転送制御において、DMAC5のバス権要求を、ソースとデスティネーションとで独立に要求することにより、CPU3のメモリ7からのプログラムリードなどの動作と、DMAC5のそのほかのバスを用いた、少なくともリードまたはライトの一方のデータ転送とを独立に行うことができ、これによって、マイクロコンピュータの処理性能を向上することができる。

[0095]

(2) DMAC5は、1つのデータ転送起動要求に応答して、一方のバスに対するバス権の要求と他方のバスに対するバス権の要求を行い、バス毎に夫々別々のデータ転送要求によってバス権の要求を行うシーケンスを採用していないから、データ転送要求とその承認のハンドシェークシーケンスが簡素化され、DMAC5とCPU3によるデータ処理の効率化に寄与することができる。

[0096]

(3) DMAC5のデュアルアドレス転送において、1つの起動要求に基づく、リードとライトのバス権要求を夫々独立にすることにより、バス権調停の頻度を高くでき、バス権要求からバス権解放までの待ち時間を短くすることができ、この点においてもデータ処理性能を向上することができる。

[0097]

(4) それぞれのバスIBUS、PBUS、EXBUSのバスコントローラ1 1に、アクセスアドレスエリアに応じたバス制御論理を有するようにしたので、 CPU3そのほかのバスマスタによるアクセスを一括して制御することが可能になり、バス制御の論理的規模の増加を最小限に抑えることが可能になる。

[0098]

(5)内部バスIBUSを利用したCPU3のプログラム実行と、周辺バスPBUSと外部バスEXBUSによるDMAC5のデータ転送を並行して行う事ができるから、マイクロコンピュータ1のデータ処理性能を向上でき、さらに、SDRAMを外部バスEXBUSに接続する場合、バーストアクセスの適用が容易になり、換言すれば、CPU3のデータ処理を妨げることなくSDRAMをバーストアクセスすることが容易になり、この点においてもデータ処理性能を向上することができる。

[0099]

以上本発明者等によってなされた発明を具体的に説明したが本発明はそれに限 定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。

[0100]

例えば、データ転送装置としては、DMACに限定されず、データトランスフ

アコントローラあるいは、バス権を要求するコプロセッサなどであってもよい。 DMA Cの転送機能やレジスタ構成も任意に変更可能である。転送データサイズは、バイト/ワード/ロングワードのほか、ブロック転送などを持つようにしてもよい。1回の起動要求に対して複数のリードとライトを行う場合は、リードとライト毎にバス権を要求すればよい。アドレスレジスタのビット数は32ビットに限定されない。CPUまたは半導体集積回路装置のアドレス空間に応じて、変更できる。例えば、16Mバイトのアドレス空間であれば、24ビットとすればよい。転送カウントレジスタのビット数や構成も変更可能である。転送データサイズや起動要因の選択なども、転送すべきデータや、転送元・転送先となるI/Oや入出力インタフェースに応じて、種々変更可能である。

[0101]

マイクロコンピュータの構成についても限定されない。機能ブロックなども種々変更できる。DMACの他に、第1バス(Iバス)または第2バス(Pバス)に接続された、データトランスファコントローラのような、別のデータ転送装置を内蔵してもよい。

[0102]

DMACやバスコントローラ、内部バスや外部バスの構成など、具体的な回路構成についても種々変更可能である。周辺バスが複数あってもよいし、外部バスが複数あってもよい。例えば、第2バスを複数にし、そのうちの1つを、入出力インタフェースとDMACの間を直結するようにすることもできる。外部バスは、かならずしも、半導体集積回路の外部とのインタフェースでなくてもよい。クロックは、内部バス、周辺バス、外部バスの動作周波数を同一のものとして説明したが、これは適宜分周クロックなどを使用することができる。

[0103]

マイクロコンピュータシステムは、プリンタに限定されない。例えば、デジタル通信システムや、デジタルメディアインタフェースシステムなどに用いることができる。入出力インタフェースで受信したデータを、DMACでバッファRAMへ転送し、復調や誤り訂正、変調など所要の処理を行って、DMACでバッファRAMから入出力インタフェースへ転送し、送信するシステムに利用できる。

この場合には、入出力インタフェースからバッファRAMへの転送と、バッファRAMから入出力インタフェースへの転送にDMACを使用し、そのほかのCPUなどによるデータ処理と並行させることができて、データ処理性能の向上に寄与することができる。

[0104]

以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるシングルチップマイクロコンピュータに適用した場合について説明したが、それに限定されるものではなく、その他の半導体集積回路装置、例えば、デジタルシグナルプロセッサ(DSP)を中心にした半導体集積回路装置にも適用可能であり、本発明は少なくとも、2つのバスを介してデータ転送可能な条件のものに適用することができる。

[0105]

【発明の効果】

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。

[0106]

異なったバスの夫々に対し独立したバス権要求とアドレス出力が可能であるから、夫々のバスのバス権を共に占有する状態を解消可能であり、一方のバスのバス権を獲得してリード又はライトを行っているとき他方のバスのバス権を解放することが可能になる。何れかのバスに中央処理装置が接続される場合、データ転送装置によりバス権が解放されているとき中央処理装置はデータ処理を行うことができる。

[0107]

また、1つのデータ転送起動要求に応答して、一方のバスに対するバス権の要求と他方のバスに対するバス権の要求を行い、バス毎に夫々別々のデータ転送要求によってバス権の要求を行うシーケンスを採用していないから、データ転送要求と承認のハンドシェークシーケンスが簡素化され、データ転送処理と中央処理装置によるデータ処理の効率化に寄与することができる。

[0108]

したがって、データ転送処理とこれに並行する中央処理によるデータ処理とを 効率化することができる。要するに、中央処理装置のプログラムリードなどを主 とした処理と、各種のインタフェース回路とバッファメモリとの間のデータ転送 処理とを並列化する事ができると共に、並列化される双方の処理効率を向上させ ることができる。

【図面の簡単な説明】

【図1】

本発明の一例に係るマイクロコンピュータのブロック図である。

【図2】

CPUのアドレス空間を例示するアドレスマップである。

【図3】

DMACの詳細を例示するブロック図である。

図4

DMACの1データ転送チャネル分のレジスタ構成の詳細を例示する説明図である。

【図5】

DMACによるデータ転送制御の状態遷移図である。

図6

DMACの第1の使用例の動作タイミング図である。

【図7】

DMACの第2の使用例の動作タイミング図である。

【図8】

マイクロコンピュータをプリンタ制御に用いたマイクロコンピュータシステム を例示するブロック図である。

【符号の説明】

- 1 マイクロコンピュータ
- 3 CPU
- 5 DMAC
- 7 ROM

- 9 RAM
- 11 バスコントローラ
- 13 入出力インタフェース回路
- 15 周辺機能回路
- 17 入出力ポート
- IBUS 内部バス
- PBUS 周辺バス
- EXBUS 外部バス
- EXIFBUS 外部インタフェースバス
- 20 内部バスアービタ
- 21 周辺バスアービタ
- 22 外部バスアービタ
- 23 内部バスコントローラ
- 24 周辺バスコントローラ
- 25 外部バスコントローラ
- 26 リフレッシュタイマ
- 27 外部バスバッファ回路

dmareq-i, dmareq-p, dmareq-ex バス権要求信号

dmaack-i, dmaack-p, dmaack-ex バス権承認信号

cpureq-i バス権要求信号

cpuack-i バス権承認信号


treq-io, treq-pe, treq 転送リクエスト信号

tack-io, tack-pe, tack 転送アクノリッジ信号

- 31 制御回路
- CHN データ転送チャネル
- DTMR コントロールレジスタ
- SAR ソースアドレスレジスタ
- DAR ディスティネーションアドレスレジスタ

【書類名】 図面

【図1】




[図2]


図 2

н, 00000000	内蔵ROM	エリア	 内部バス
H' 20000000		0 エリア 1	
н' 40000000		エリア	
н' 60000000		エリア	
Н, 80000000		エリア	外部バス
Н' А0000000		エリア	
Н, С0000000		エリア	
Н' Е0000000	 内蔵RAM	エリア 7	中 並いでつ
H' FFFFFFFF	内部I/0レジスタ		内部バス 周辺バス








【図4】



【図5】







CPU

cpuack-i

IAB


IDB

CPU

CPU

CPU

[図8]



ページ: 1/E

【書類名】 要約書

【要約】

【課題】 データ転送処理とこれに並行する中央処理によるデータ処理とを効率 化する。

【解決手段】 データ転送装置(5)は、第1のバス(IBUS)と第2のバス(PBUS)の夫々に対し独立したバス権要求とアドレス出力が可能である。双方のバスのバス権を共に占有する状態を解消可能であり、一方のバスのバス権を獲得してリード又はライトを行っているとき他方のバスのバス権を解放することが可能になる。データ転送装置が第1のバスのバス権を解放しているとき中央処理装置(3)はデータ処理が可能である。1つのデータ転送起動要求に応答して、一方のバスに対するバス権の要求と他方のバスに対するバス権の要求を行う。バス毎に夫々別々のデータ転送要求によってバス権の要求を行うシーケンスを採用しない。データ転送要求と承認のハンドシェークシーケンスが簡素化される。

【選択図】 図1

ページ: 1/E

【書類名】

出願人名義変更届 (一般承継)

【あて先】

特許庁長官 殿

【事件の表示】

【出願番号】

特願2003-10739

【承継人】

【識別番号】

503121103

【氏名又は名称】

株式会社ルネサステクノロジ

【承継人代理人】

【識別番号】

100089071

【弁理士】

【氏名又は名称】 玉村 静世

【提出物件の目録】

【包括委任状番号】 0308734

【物件名】 承継人であることを証明する登記簿謄本 1

【援用の表示】 特許第3154542号 平成15年4月11日付け

提出の会社分割による特許権移転登録申請書を援用

する

【物件名】

権利の承継を証明する承継証明書 1

【援用の表示】

特願平2-321649号 同日提出の出願人

名義変更届(一般承継)を援用する

【プルーフの要否】 要



認定・付加情報

特許出願の番号 特願2003-010739

受付番号 50301210790

書類名 出願人名義変更届 (一般承継)

担当官 伊藤 雅美 2132

作成日 平成15年10月 7日

<認定情報・付加情報>

【提出日】 平成15年 7月23日

特願2003-010739

出願人履歴情報

識別番号

[000005108]

1. 変更年月日

1990年 8月31日

[変更理由]

新規登録

住 所

東京都千代田区神田駿河台4丁目6番地

氏 名 株式会社日立製作所

特願2003-010739

出願人履歴情報

識別番号

[503121103]

1. 変更年月日 [変更理由]

2003年 4月 1日 新規登録

住所氏名

東京都千代田区丸の内二丁目4番1号

株式会社ルネサステクノロジ

.